[发明专利]支持多队列的共享缓存动态门限早期丢弃装置

摘要

本发明提供一种支持多队列的共享缓存动态门限早期丢弃装置属于IP技术领域，并在一片现场可编程门阵列(FPGA)上实现，其特征在于：含有如图1的电路：IP分组分割电路(1－1)；动态门限早期丢弃电路(1－2)；cell计数电路(1－3)；空闲块管理电路(1－4)；DDR控制器(1－5)；队列调度电路(1－6)；片外DDR存储器(1－7)。它能根据每个当前活跃的队列的平均队列长度和整个共享缓存区的平均队列长度来动态调整随机早期检测(RED)算法的参数，提出了支持多队列的共享缓存动态门限早期丢弃方法，其丢包率更小，缓存利用率更高，同时兼顾公平性。支持多队列的共享缓存动态门限早期丢弃方法保持了RED和动态门限(DT)机制的优点，并且用阶梯式丢弃曲线近似，利于在FPGA中实现。

主权项

1、支持多队列的共享缓存动态门限早期丢弃装置，其特征在于，该装置是用FPGA芯片实现的，该FPGA芯片中含有：IP分组分割电路、空闲块管理电路、DDR控制器、流单元计数电路、队列调度电路以及动态门限早期丢弃电路，其中：IP分组分割电路，该电路把到达的变长的IP分组按设定的流单元长度进行分割，得到定长的流单元，用cell表示，所述IP分组分割电路含有：第1个先进先出存储器设有IP分组输入端；计数器，该计数器的计数信号输入端与所述第1个先进先出存储器的相应输出端相连；分路器，该分路器有两个输入端：一个输入端与所述第1个先进先出存储器的IP数据输出端相连，该分路器的另一个输入端与所述计数器的计数输出端相连；IP包头信息寄存器，该寄存器的IP包头信息输入端与所述分路器的相应输出端相连；流单元头寄存器，设有流单元输入端，该输入端与所述IP包头信息寄存器的相应输出端相连；选择器内设有预定的流单元长度，所述选择器的流单元头信息输入端、IP数据输入端依次分别与所述流单元头寄存器、分路器的相应输出相连；流单元数据寄存器，该寄存器的流单元数据输入端与所述选择器的相应输出端相连；第2个先进先出存储器，该存储器的流单元数据输入端与所述流单元数据寄存器的相应输出端相连，该先进先出存储器输出分割得到的流单元；流单元计数电路，含有：加减计数器和磁性随机存取存储器，所述的加减计数器设有：流单元接纳指示信号输入端，接收片外双倍数据速率存储器的流单元；流单元调度指示信号输入端，接收流单元的调度信号；先前流单元数目输入端；所述的磁性随机存取存储器，用MRAM表示，设有：流单元的流号输入端；当前流单元数目输入端，该输入端与所述加减计数器的相应输出端相连；该MRAM还有：先前流单元数输出端，该输出端与所述加减计数器的相应输入端相连；该加减计数器在当一个流单元被接纳加入队列时计数器加1，当一个流单元被调出离开队列时计数器减1，该加减计数器内还设有队列权重的值Wq，按下式计算t时刻的平均队列长度Liavg(t)并输出：Liavg(t)＝(1-Wq)Liavg(told)+WqQi(t)其中，Liavg(told)为t时刻队列i先前的流单元数；Qi(t)为t时刻队列i到达的流单元数目，该加减计数器同时设有一个Q(t)输出端，Q(t)是指t时刻所有队列长度总和，Q(t)＝∑iQi(t)；空闲块管理电路，该电路是一个空闲块加减计数器，该计数器内设有片外双倍数据速率存储器的容量，该加减计数器还设有流单元接纳指示信号输入端和流单元调度指示信号输入端，当一个流单元被接纳加入队列，或者一个流单元被调出队列时，该加减计数器依次分别对设定的片外双倍数据速率存储器的容量加1或者减1，据此输出该片双倍数据速率存储器的空闲容量：片外双倍数据速率存储器的控制器，该控制器连接着一个所述的片外双倍数据速率存储器，对该存储器的存取访问进行控制：队列调度电路，该电路设有对所述片外双倍数据速率存储器中的流单元进行读入调度的队列调度信号输出端；动态门限早期丢弃电路，该电路设有：Liavg(t)寄存器、进行丢弃控制的队列长度的下限阈值Lmin(t)运算的运算器1、进行丢弃控制的队列长度的上限阈值Lmax(t)运算的运算器2、比较器和进行丢弃控制的运算器3，其中，运算器l，内置有Lmin(t)冗余度，用α表示，还置有所述的片外双倍数据速率存储器的容量，用B表示，单位是流单元长度，该运算器通过Q(t)信号输入端接收Q(t)信号并按下式计算Lmin(t)：Lmin(t)＝α(B-Q(t))；运算器2，内置有Lmax(t)冗余度，用β表示，β＞α，还置有所述的片外双倍数据速率存储器的容量，用B表示，单位是流单元长度，该运算器通过Q(t)信号输入端接收Q(t)信号并按下式计算Lmin(t)：Lmax(t)＝β(B-Q(t))上述各Q(t)信号输入端与所述流单元计数电路内的加减计数器的相应输出端相连；比较器，内置有最大丢弃概率pmax，且该比较器设有：Liavg(t)信号输入端，该输入端与所述流单元计数电路内的加减计数器的相应输出端相连，该比较器还设有Lmin(t)信号和Lmax(t)信号共两个输入端，该比较器在接收到Liavg(t)、Lmin(t)、Lmax(t)信号后，依次按以下步骤执行：步骤l：若$L_{\mathrm{avg}}^i\left(t\right)\le L_{\min }\left(t\right),$ 则接收全部到达的分组，并输出到达的所有流单元，丢弃值为0：步骤2：若$L_{\min }\left(t\right)<L_{\mathrm{avg}}^i\left(t\right)<L_{\max }\left(t\right)$ 时，则计算丢弃概率pa，并以此概率丢弃到达分组：$p_b=p_{\max }\frac{({L^i}_{\mathrm{avg}}\left(t\right)-L_{\min }\left(t\right))}{(L_{\max }\left(t\right)-L_{\min }\left(t\right))}$ pa＝pb/(1-cpb)，设c＝-1；步骤3：若$L_{\mathrm{avg}}^i\left(t\right)\ge L_{\max }\left(t\right),$ 则丢弃全部分组，c＝0：运算器3，该运算器按所述比较器输出的流单元丢弃标志，即所述c的值按下式计算丢弃概率pa：c＝-1，则pa＝pb/(1+cpb)，丢弃部分到达的分组：c＝0，则pa＝pb，丢弃所有到达的分组。