[发明专利]多层构成半导体微型组件无效

专利信息
申请号: 200510127180.0 申请日: 2005-11-30
公开(公告)号: CN1790706A 公开(公告)日: 2006-06-21
发明(设计)人: 佐藤元昭;川端毅;福田敏行 申请(专利权)人: 松下电器产业株式会社
主分类号: H01L25/00 分类号: H01L25/00;H01L23/498
代理公司: 中科专利商标代理有限责任公司 代理人: 汪惠民
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 交替叠层组装了半导体芯片(2)的树脂衬底(3)和形成了比半导体芯片(2)大的开口部的,粘结在树脂衬底(3)上的薄膜部件,形成的多层构成半导体微型组件。树脂衬底(3)中位于最下层的树脂衬底(4)的厚度比其他的树脂衬底(3)厚。还有,形成在第1树脂衬底(3)中的第1埋入导体(7),在为组装半导体芯片(2)的区域周围,分别排列了由内向外的复数列,第1埋入导体(7)的排列间隔越向外侧越大。形成在薄膜部件(5)中的第2埋入导体(9),在开口部(10)的周围,分别排列为由内向外的复数列,第2埋入导体(9)的排列间隔越向外侧越大。
搜索关键词: 多层 构成 半导体 微型 组件
【主权项】:
1.一种多层构成半导体微型组件,其特征为:由具有复数个第1埋入导体及上表面上组装了半导体芯片的树脂衬底,和具有形成了为收纳上述半导体芯片的开口部及与上述复数个第1埋入导体电连接的复数个第2埋入导体的薄膜部件交替叠层而形成,上述复数个第1埋入导体,在围绕为组装上述半导体芯片的组装区域的区域上,分别排列在由内向外的复数个列上,由上述复数个第1埋入导体构成的复数个列当中构成外侧的列的第1埋入导体的排列间隔,比构成内侧的列的第1埋入导体的排列间隔大。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于松下电器产业株式会社,未经松下电器产业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510127180.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top