[发明专利]串行接口电路

摘要

本发明的目的在于降低串行接口电路的CPU开销。在断电区域中，设有与备份区域的寄存器(56～59)相对应的镜像寄存器(16～19)，CPU经系统总线并行访问上述镜像寄存器(16～19)。另一方面，当备份区域中的寄存器(56～59)的内容发生改变时，更新通知电路(63)将串行读出数据SRD的电平翻转并通知给断电区域。当检测到寄存器的更新时，控制块(15)向备份区域一侧发出串行读出请求，从备份区域传送来的串行读出数据SRD存储于镜像寄存器(16～19)中。

主权项

1.一种在包含中央处理装置的内核部分与外围电路中的寄存器之间串行传送数据的串行接口电路，其特征在于，包括：镜像寄存器，对应于所述寄存器设置在所述内核部分，并通过系统总线与所述中央处理装置相连接；第1移位寄存器，设于所述内核部分中，保持来自所述中央处理装置的指定所述寄存器的地址信号、对该寄存器的读写的动作种类信号、以及在写入动作时的写入数据，并根据时钟信号向第1信号线串行输出，同时根据该时钟信号将从第2信号线串行提供的信息移位并进行保持；第1控制电路，设于所述内核部分中，生成所述时钟信号，同时生成将在读出动作时由所述第2信号线提供并保持于所述第1移位寄存器中的信息写入到相应的所述镜像寄存器中的时序信号；第2移位寄存器，设于所述外围电路中，根据所述时钟信号对所述第1信号线提供的信息进行移位并进行保持，同时根据该时钟信号将提供给所述内核部分的信息串行输出到所述第2信号线；和第2控制电路，设于所述外围电路中，生成将所述第2移位寄存器所保持的所述写入数据写入到相应的所述寄存器的时序信号、或将该寄存器的内容向该第2移位寄存器输出的时序信号。