[发明专利]具有前置增强电路的低压差动信号驱动器有效

专利信息
申请号: 200510129465.8 申请日: 2005-12-09
公开(公告)号: CN1980063A 公开(公告)日: 2007-06-13
发明(设计)人: 海谭古研;蔡忠政 申请(专利权)人: 联华电子股份有限公司
主分类号: H03K19/0185 分类号: H03K19/0185;G09G3/20
代理公司: 北京市柳沈律师事务所 代理人: 黄小临;王志森
地址: 台湾新竹科*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种具有前置增强电路的低压差动信号驱动器的电路图,包括了电流控制电路和前置增强电路。其中,前置增强电路又分为源流电路和没流电路,是分别耦接电流控制电路。源流电路和没流电路皆是由两组驱动信号所控制,以提供额外的驱动电流给电流控制电路。此外,在每组驱动信号中,都包括了两个彼此同步但是反相的驱动信号。因此,电流控制电路能够缩减切换往上和往下流经负载电阻的电流的时间。
搜索关键词: 具有 前置 增强 电路 低压 差动 信号 驱动器
【主权项】:
1.一种前置增强电路,适用于低压差动信号驱动器,且该低压差动信号驱动器具有电流输入端和电流输出端,而该前置增强电路包括:第一PMOS晶体管,其第一源/漏极端通过第一电阻耦接至电压源,其栅极端则接收延迟预设时间的第一驱动信号;第二PMOS晶体管,其第一源/漏极端与该第一PMOS晶体管的第二源/漏极端彼此互相耦接,且该第二PMOS晶体管的栅极端是接收第二驱动信号,而其第二源/漏极端则耦接该电流输入端;第三PMOS晶体管,其第一源/漏极端与该第一PMOS晶体管的第一源/漏极端彼此互相耦接,而该第三PMOS晶体管的栅极端则接收延迟预设时间的该第二驱动信号;第四PMOS晶体管,其第一源/漏极端与该第三PMOS晶体管的第二源/漏极端彼此互相耦接,且该第四PMOS晶体管的栅极端接收接收延迟该第一驱动信号,而其第二源/漏极端则与该第二PMOS晶体管的第二源/漏极端彼此互相耦接;第一NMOS晶体管,其第一源/漏极端是耦接至该电流输出端,而其栅极端则接收第三驱动信号;第二NMOS晶体管,其第一源/漏极端是与该第一NMOS晶体管的第二源/漏极端彼此互相耦接,且该第二NMOS晶体管的栅极端接收延迟该预设时间的第四驱动信号,而其第二源/漏极端则通过第二电阻接地;第三NMOS晶体管,其第一源/漏极端与该第一NMOS晶体管的第一源/漏极端彼此互相耦接,而该第三NMOS晶体管的栅极端则接收该第四驱动信号;以及第四NMOS晶体管,其第一源/漏极端与该第三NMOS晶体管的第二源/漏极端彼此互相耦接,且该第四NMOS晶体管的栅极端耦接延迟该预设时间的该第三驱动信号,而其第二源/漏极端则与该第二NMOS晶体管的第二源/漏极端彼此互相耦接。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司,未经联华电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510129465.8/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top