[发明专利]非易失性半导体存储器无效
| 申请号： | 200510129684.6 | 申请日： | 2005-12-16 |
| 公开（公告）号： | CN1822234A | 公开（公告）日： | 2006-08-23 |
| 发明（设计）人： | 中野浩明;行川敏正;中山笃;和田修;伊藤洋 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G11C17/08 | 分类号： | G11C17/08;G11C17/18;G11C16/06;G11C7/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种通过破坏存储元件的绝缘膜来将信息编程的非易失性半导体存储器，包括：单元阵列，由多个包括所述存储元件以及与所述存储元件串联的选择开关的存储单元排列成点阵状而构成；行选择控制电路，分别将与所述单元阵列中的规定数量的所述多个存储单元连接的行选择线激活；以及，写入控制电路，根据写入数据，一位一位地控制被所述行选择控制电路激活、与所期望的所述行选择线连接的所述规定数量的存储单元分别连接的数据线的电压。 | ||
| 搜索关键词： | 非易失性 半导体 存储器 | ||
【主权项】：
1.一种通过破坏存储元件的绝缘膜来将信息编程的非易失性半导体存储器，具有：单元阵列，由多个包括所述存储元件以及与所述存储元件串联的选择开关的存储单元排列成点阵状而构成；行选择控制电路，分别将与所述单元阵列中的规定数量的所述多个存储单元连接的行选择线激活；以及写入控制电路，根据写入数据，一位一位地控制被所述行选择控制电路激活、与所期望的所述行选择线连接的所述规定数量的存储单元分别连接的数据线的电压。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510129684.6/，转载请声明来源钻瓜专利网。
