[发明专利]非易失性存储器件和用于操作其页缓冲器的方法无效
| 申请号： | 200510136236.9 | 申请日： | 2005-12-23 |
| 公开（公告）号： | CN1832045A | 公开（公告）日： | 2006-09-13 |
| 发明（设计）人： | 车载元 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C16/06 | 分类号： | G11C16/06;G11C16/10;G06F12/00 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄小临;王志森 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种非易失性存储器件包括具有存储单元的存储单元阵列，每个存储单元在字线和位线的交叉点处定义。页缓冲器经由读出线耦接到存储单元阵列。页缓冲器包括具有第一锁存电路并耦接到读出线的第一锁存单元，其被配置为在回拷编程操作期间被激活以读取存储在第一存储单元中的数据，并将该数据重新编程到与第一存储单元不同的第二存储单元中。页缓冲器还包括具有第二锁存电路并耦接到读出线的第二锁存单元，其被配置为在回拷操作期间不被激活而在编程、读取和验证操作期间被激活，其被配置为在编程操作期间接收要在存储单元中编程的数据并存储该数据，其还被配置为在读取和验证操作期间读取在存储单元中编程的数据，并存储所读取的数据。 | ||
| 搜索关键词： | 非易失性存储器 用于 操作 缓冲器 方法 | ||
【主权项】：
1、一种非易失性存储器件，包括：存储单元阵列，包括存储单元，每个存储单元在字线和位线的交叉点处定义；和页缓冲器，经由读出线耦接到存储单元阵列，其中，页缓冲器包括：第一锁存单元，其包括第一锁存电路并耦接到读出线，第一锁存单元被配置为：在回拷编程操作期间被激活以便读取存储在第一存储单元中的数据，并将该数据重新编程到与第一存储单元不同的第二存储单元中；以及第二锁存单元，其包括第二锁存电路并耦接到读出线，第二锁存单元被配置为不在回拷操作期间被激活，而在编程、读取和验证操作期间被激活，第二锁存单元被配置为在编程操作期间接收要在存储单元中编程的数据并存储该数据，第二锁存单元被配置为在读取和验证操作期间读取在存储单元中编程的数据，并存储所读取的数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510136236.9/，转载请声明来源钻瓜专利网。
- 上一篇：低电压差分信号收发器
- 下一篇：以网络层元件控制数据链路层元件的方法及装置
