[发明专利]容错计算机复位方法及其系统无效
| 申请号： | 200510136912.2 | 申请日： | 2005-12-20 |
| 公开（公告）号： | CN1794135A | 公开（公告）日： | 2006-06-28 |
| 发明（设计）人： | 阿部晋树 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G06F1/24 | 分类号： | G06F1/24;G06F11/16 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 汪惠民 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明所要解决的问题是可以在模块之间完全同步地复位容错计算机。包括步骤由其中一个模块来生成复位请求信号；将复位请求信号分为第一复位请求信号和第二复位请求信号；将第二复位请求信号传到其他模块；在一个模块内使第一复位请求信号延迟将第二复位请求信号传送到其他模块所需的时间；用以在一个模块内延迟的第一复位请求信号为基础生成的第一CPU复位信号来复位在一个模块中含有的至少一个CPU；用以传送到其他模块的第二复位请求信号为基础生成的第二CPU复位信号来复位在其他模块中含有的至少一个CPU。 | ||
| 搜索关键词： | 容错 计算机 复位 方法 及其 系统 | ||
【主权项】：
1、一种复位具有多个模块的容错计算机用的方法，其特征在于，包括步骤：由其中一个模块来生成复位请求信号；将所述复位请求信号分为第一复位请求信号和第二复位请求信号；将所述第二复位请求信号传到其他模块；在所述一个模块内使所述第一复位请求信号延迟将所述第二复位请求信号传送到其他模块所需的时间；通过以在所述一个模块内延迟的所述第一复位请求信号为基础生成的第一CPU复位信号来复位在所述一个模块中含有的至少一个CPU；通过以传送到所述其他模块的所述第二复位请求信号为基础生成的第二CPU复位信号来复位在所述其他模块中含有的至少一个CPU。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510136912.2/，转载请声明来源钻瓜专利网。
- 上一篇：扇形射束相干散射计算机断层摄影
- 下一篇：脉冲闸控电路及其设计方法
