[实用新型]可降低特性阻抗的构装芯片

摘要

一种可降低特性阻抗的构装芯片，包括一芯片、一导线架、复数金属层、黏着层、导线及一封胶体所组成的悬挂式构装及薄型构装形式中，于该导线架各排引脚上方或下方选定处，分别以一黏着层使一金属层固定于该导线架，并于芯片的电极接点及导线架各引脚间分别以一导线连接，且选定至少一引脚与该金属层间设有一导线连接，以组成可利用金属层作为接地面或电源面的构装芯片，以达成降低电气噪声与电磁波干扰，以及消除构装体的特性阻抗所产生的讯号传输不良情况，进一步增进其讯号传输稳定性及速率等效果。

主权项

1、一种可降低特性阻抗的构装芯片，包括芯片、导线架、金属层、黏着层、导线及外围一封胶体所组成，其特征在于：于一导线架的各排引脚下面设有一黏着层分别黏固一金属层，使该金属层预留有一焊线面，并于金属层下方设有一芯片，令金属层介于导线架及芯片间，通过此于该芯片的复数电极接点及导线架各引脚间分别以一导线构成相互连接，并选定导线架至少一引脚与该金属层间相互电性连接，以组成可降低特性阻抗的构装芯片。