[实用新型]利用通用微处理器实现同步通信数据收发的装置无效

专利信息
申请号: 200520036472.9 申请日: 2005-12-13
公开(公告)号: CN2849835Y 公开(公告)日: 2006-12-20
发明(设计)人: 刘正熙;黄戈;李新胜 申请(专利权)人: 四川川大智胜软件股份有限公司;四川大学
主分类号: G06F13/38 分类号: G06F13/38;G06F13/40
代理公司: 成都信博专利代理有限责任公司 代理人: 舒启龙
地址: 610065四川省成都市*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种利用通用微处理器实现同步通信数据收发的装置,属同步串行通信接口装置。同步通信的联络、控制信号输入至微处理器,同步数据输入RxD经微处理器的1位I/O输入,同步数据输出TxD通过微处理器的1位I/O在本次时钟周期内输出至D触发器的D端,并在下一个时钟周期由其Q端与微处理器内部时钟同步输出;微处理器的输出时钟送至D触发器的CP端、作为CP时钟源;上述所有输入和输出信号均分别经电平转换电路完成从RS-232电平到TTL电平和从TTL电平到RS-233电平的转换。本实用新型使用通用微处理器替代同步串行通信芯片,完成同步串行通信功能,实现非标准同步串行通信数据的收发。
搜索关键词: 利用 通用 微处理器 实现 同步 通信 数据 收发 装置
【主权项】:
1、一种利用通用微处理器实现同步通信数据收发的装置,其特征在于,主要由一个微处理器和一个D触发器组成;同步通信的所有联络、控制信号输入至微处理器的并行I/O口,同步数据输入RxD经微处理器的1位I/O输入,同步数据输出TxD通过微处理器的1位I/O在本次时钟周期内输出至D触发器的D端,并在下一个时钟周期由D触发器的Q端与微处理器内部的定时器时钟同步输出;微处理器的输出时钟送至D触发器的CP端、作为CP时钟源;还具有电平转换电路:上述所有输入和输出信号均分别经电平转换电路完成从RS-232电平到TTL电平和从TTL电平到RS-233电平的转换。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于四川川大智胜软件股份有限公司;四川大学,未经四川川大智胜软件股份有限公司;四川大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200520036472.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top