[实用新型]视频信号迭加器无效
| 申请号： | 200520036514.9 | 申请日： | 2005-12-15 |
| 公开（公告）号： | CN2862538Y | 公开（公告）日： | 2007-01-24 |
| 发明（设计）人： | 谢怡富 | 申请（专利权）人： | 四川大学;四川川大智胜软件股份有限公司 |
| 主分类号： | H04N7/18 | 分类号： | H04N7/18;H04N9/09 |
| 代理公司： | 成都信博专利代理有限责任公司 | 代理人： | 潘育敏;卓仲阳 |
| 地址： | 610065四*** | 国省代码： | 四川;51 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 智能交通、视频监控等视频图像传输领域中如何将电感线圈触发等信号在光纤视频信号满负荷的状态下传输同时而又不影响图像在终端的识别。解决此目的的技术方案其特征是可编程逻辑器件(CPLD)与线圈信号输入电路连接，并与同步分离电路、行锁相像素时钟发生器连接获得行同步、场同步、奇偶信号、行像素点频脉冲以及线圈信号，作为可编程逻辑器件(CPLD)产生窗口消隐信号和窗口视频信号的信号源；并与视频迭加输出电路连接，把经消隐脉冲迭通后的视频信号和带有线圈触发信号的窗口视频信号进行迭加，输出到光端机传输后再还原来实现。充分提高了光纤及设备的利用率和整个系统的可靠性和可维修性；体积小、重量轻、即插即用，是一种节约资源型的实用新型。 | ||
| 搜索关键词： | 视频信号 迭加器 | ||
【主权项】：
1、一种视频迭加器，包括可连接外部摄像机并对输入的复合视频信号进行处理的同步分离电路[U2和U3A]、行锁相像素时钟发生器[U5]；用于对同步分离电路[U2和U3A]、行锁相像素时钟发生器[U5]输出的数据进行处理的可编程逻辑器件(CPLD)[U6]；对可编程逻辑器件(CPLD)[U6]输出的数据进行迭加和输出的视频迭加输出电路[U7A和U8]，其特征在于，可编程逻辑器件(CPLD)[U6]与线圈信号输入电路[U4]连接，并与同步分离电路[U2和U3A]、行锁相像素时钟发生器[U5]连接获得行同步、场同步、奇偶信号、行像素点频脉冲以及线圈信号，作为可编程逻辑器件(CPLD)[U6]产生窗口消隐信号和窗口视频信号的信号源；并与视频迭加输出电路[U7A和U8]连接，把经消隐脉冲迭通后的视频信号和带有线圈触发信号的窗口视频信号进行迭加后输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于四川大学;四川川大智胜软件股份有限公司，未经四川大学;四川川大智胜软件股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200520036514.9/，转载请声明来源钻瓜专利网。
