[实用新型]集成电路测试模组无效
| 申请号： | 200520113764.8 | 申请日： | 2005-07-12 |
| 公开（公告）号： | CN2826440Y | 公开（公告）日： | 2006-10-11 |
| 发明（设计）人： | 吕学忠;陈绍焜;许志行;徐鑫洲 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G01R1/067 | 分类号： | G01R1/067;G01R31/26;H01L21/66 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆或一集成电路封装的一受测面。集成电路测试模组包括一探针界面卡与一测试插座。探针界面卡具有一第一耦接界面及相对的一第二耦接界面，其中第一耦接界面是连接至测试头。测试插座组装至探针界面卡，并具有一第三耦接界面及相对的一第四耦接界面，其中第三耦接界面是电性连接第二耦接界面，而第四耦接界面是适于电性接触集成电路晶圆或集成电路封装的受测面。 | ||
| 搜索关键词： | 集成电路 测试 模组 | ||
【主权项】：
1.一种集成电路测试模组，适于连接至一测试头，用以电性接触一集成电路晶圆或一集成电路封装的一受测面，其特征在于该集成电路测试模组包括：一探针界面卡，具有一第一耦接界面及相对的一第二耦接界面，其中该第一耦接界面是连接至该测试头；以及一测试插座，组装至该探针界面卡，并具有一第三耦接界面及相对的一第四耦接界面，其中该第三耦接界面是电性连接该第二耦接界面，而该第四耦接界面是适于电性接触该集成电路晶圆或该集成电路封装的该受测面。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200520113764.8/，转载请声明来源钻瓜专利网。
