[发明专利]用于高速测试和冗余计算的远程BIST无效
| 申请号： | 200580003481.0 | 申请日： | 2005-01-24 |
| 公开（公告）号： | CN101014868A | 公开（公告）日： | 2007-08-08 |
| 发明（设计）人： | 杰弗里·H.·德里贝尔比斯;凯文·W.·高曼;迈克尔·R.·内尔姆斯 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | G01R31/28 | 分类号： | G01R31/28 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 李颖 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于嵌入式存储器阵列混合内置自测(BIST)体系结构，该体系结构将BIST功能性分割为远程低速可执行指令和本地高速可执行指令。独立的BIST逻辑控制器(110)以低频率工作，并利用BIST指令集与多个嵌入式存储器阵列(111－113)通信。高速测试逻辑块(116)被结合到每个在测试中的嵌入式存储器阵列中，并以高频率本地处理从该独立的BIST逻辑控制器(110)接收的BIST指令。该高速测试逻辑包括用于将BIST指令的频率从低频率增大到高频率的乘法器(118)。该独立的BIST逻辑控制器(110)使得多个高速测试逻辑能够构筑在多个嵌入式存储器阵列中。 | ||
| 搜索关键词： | 用于 高速 测试 冗余 计算 远程 bist | ||
【主权项】：
1.一种用于嵌入式存储器阵列的混合内置自测(BIST)体系结构，该体系结构将BIST功能性分割为远程低速可执行指令和本地高速可执行指令，该体系结构包括：独立的BIST逻辑控制器，其以低频率工作，并适合于利用BIST指令集与多个嵌入式存储器阵列通信；以及高速测试逻辑的块，其结合到每个在测试中的嵌入式存储器阵列，并适合于以高于所述低频率的高频率本地处理从所述独立BIST逻辑控制器接收的BIST指令。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580003481.0/，转载请声明来源钻瓜专利网。
- 上一篇：保障基于互联网的支付安全的方法、系统和平台
- 下一篇：光盘驱动器固定装置
