[发明专利]锁存器电路无效
| 申请号： | 200580004077.5 | 申请日： | 2005-01-25 |
| 公开（公告）号： | CN1918795A | 公开（公告）日： | 2007-02-21 |
| 发明（设计）人： | 米哈伊·A.·T.·森杜莱亚弩;爱德华·F.·斯蒂克毋尔特;伊德里萨·西塞 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H03K19/086 | 分类号： | H03K19/086 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 王英 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种锁存器电路(1)，包括差分输入端，该差分输入端具有反相输入端(D+)和非反相输入端(D－)。该锁存器还包括差分输出端，该差分输出端具有反相输出端(Q+)和非反相输出端(Q－)。一个输出端(Q－)连接至一个具有相反极性的输入端(D+)。该锁存器还包括控制输入端，用于接收控制信号(VCM)，该控制信号用于确定输入信号(In)的阈值，使得如果该输入信号大于该阈值，那么该非反相输出端处于“高”逻辑状态，如果该输入信号小于该阈值，那么该非反相输出端处于“低”状态。 | ||
| 搜索关键词： | 锁存器 电路 | ||
【主权项】：
1、锁存器电路(1)，包括-差分输入端，具有反相输入端(D+)和非反相输入端(D-)，-差分输出端，具有反相输出端(Q+)和非反相输出端(Q-)，-一个所述输出端(Q-)连接至具有相反极性的一个所述输入端(D+)，-控制输入端，用于接收控制信号(VCM)，该控制信号用于确定输入信号(In)的阈值，使得如果所述输入信号大于所述阈值，那么所述非反相输出端处于“高”逻辑状态，如果所述输入信号小于所述阈值，那么所述非反相输出端处于“低”状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580004077.5/，转载请声明来源钻瓜专利网。
