[发明专利]复位电路、数据载体以及通信装置无效

专利信息
申请号: 200580006299.0 申请日: 2005-02-24
公开(公告)号: CN1926796A 公开(公告)日: 2007-03-07
发明(设计)人: K·布雷特福斯 申请(专利权)人: 皇家飞利浦电子股份有限公司
主分类号: H04L1/24 分类号: H04L1/24;H04L25/49;G07F7/10
代理公司: 中国专利代理(香港)有限公司 代理人: 顾珊;刘杰
地址: 荷兰艾*** 国省代码: 荷兰;NL
权利要求书: 查看更多 说明书: 查看更多
摘要: 在一种复位电路(1)中,包括用于接收时钟信号周期序列构成的时钟信号(CL)的时钟信号输入(RC),包括用于接收数字数据信号(MD)的数据信号输入(RD),将所述数字数据信号(MD)以使得该数据信号中的每数据位出现至少一个信号沿(0→1,1→0)的方式进行编码;包括计数级(2),其连接到该数据信号输入(RD)以及时钟信号输入(RC),并被设计成用于计数时钟信号周期的数量(X),其中该时钟信号周期出现在限定数量的数据信号沿之间;以及包括比较装置(3),所述比较装置(3)被设计成用于将通过计数级(2)计数的时钟信号周期的数量(X)与下限(MIN)和/或上限(MAX)进行比较,并且所述比较装置(3)被设计成如果该数量(X)保持为低于下限(MIN)或者超过上限(MAX),则根据用于比较的限值(MIN,MAX)发出复位信号(RS)。
搜索关键词: 复位 电路 数据 载体 以及 通信 装置
【主权项】:
1.一种复位电路(1),包括用于接收由时钟信号周期序列构成的时钟信号(CL)的时钟信号输入(RC),包括用于接收数字数据信号(MD)的数据信号输入(RD),将所述数字数据信号(MD)以使得该数据信号中的每数据位出现至少一个信号沿(0→1,1→0)的方式进行编码,包括计数级(2),其连接到该数据信号输入(RD)以及时钟信号输入(RC),并被设计成用于计数时钟信号周期的数量(X),该时钟信号周期出现在限定数量的数据信号沿之间,以及包括比较装置(3),所述比较装置(3)被设计成用于将通过计数级(2)计数的时钟信号周期的数量(X)和下限(MIN)和/或上限(MAX)进行比较,并且所述比较装置(3)被设计成如果该数量(X)保持为低于下限(MIN)或者超过上限(MAX),则根据用于比较的限度值(MIN,MAX)发出复位信号(RS)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200580006299.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top