[发明专利]减少堆垛层错成核位置的顺序光刻方法和具有减少的堆垛层错成核位置的结构有效
| 申请号： | 200580008606.9 | 申请日： | 2005-02-14 |
| 公开（公告）号： | CN1934676A | 公开（公告）日： | 2007-03-21 |
| 发明（设计）人： | C·哈林;H·伦登曼;J·J·舒马克里斯 | 申请（专利权）人： | 克里公司 |
| 主分类号： | H01L21/04 | 分类号： | H01L21/04;H01L21/20;H01L21/205 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 杨凯;梁永 |
| 地址： | 美国北卡*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 通过在具有朝向结晶方向的离轴取向的碳化硅衬底的表面上形成第一特征可制作外延碳化硅层。第一特征包括取向不平行于即倾斜或垂直于结晶方向的至少一个侧壁。接着，在其中包括第一特征的碳化硅衬底的表面上生长第一外延碳化硅层。接下来，在第一外延层上形成第二特征。第二特征包括取向不平行于结晶方向的至少一个侧壁。然后，在其中包括第二特征的第一外延层的表面上生长第二外延碳化硅层。 | ||
| 搜索关键词： | 减少 堆垛 成核 位置 顺序 光刻 方法 具有 结构 | ||
【主权项】：
1.一种制作外延碳化硅层的方法，包含：在具有朝向预定结晶方向的离轴取向的碳化硅衬底的表面上形成多个第一特征，所述多个第一特征包括取向不平行于所述预定结晶方向的至少一个侧壁；在其中包括所述多个第一特征的所述碳化硅衬底的表面上生长第一外延碳化硅层；在所述第一外延层的表面上形成多个第二特征，所述多个第二特征包括取向不平行于所述预定结晶方向的至少一个侧壁；以及在其中包括所述多个第二特征的所述第一外延层的表面上生长第二外延碳化硅层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于克里公司，未经克里公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580008606.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
