[发明专利]综合电源系统解析系统、解析方法及多层印刷电路基板无效
| 申请号： | 200580010466.9 | 申请日： | 2005-03-30 |
| 公开（公告）号： | CN1938707A | 公开（公告）日： | 2007-03-28 |
| 发明（设计）人： | 小林直树;原田高志 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;H05K3/46 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 陆锦华;李亚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 输入与多层印刷电路基板的结构、物理常数、网目相关的信息(步骤S701)，制作多层印刷电路基板的等效电路模型(步骤S702)。制作以最上层的LSI电源端子的搭载候补地点为输入、以最下层的LSI电源端子的搭载候补地点为输出的传递矩阵(步骤S703)，并将该传递矩阵转换为阻抗矩阵(步骤S704)。在此，输入初始LSI搭载地点(步骤S705)，选定最佳LSI搭载地点(步骤S706)，并按顺序输出最佳LSI搭载地点及剩余的LSI搭载候补地点(步骤S707)。 | ||
| 搜索关键词： | 综合 电源 系统 解析 方法 多层 印刷 路基 | ||
【主权项】：
1.一种综合电源系统解析系统，其特征在于，具有以下单元：根据与多层印刷电路基板的等效电路制作用的网目相关的信息，计算等效电路常数的单元，所述多层印刷电路基板具有可搭载多个LSI的多个候补地点；利用上述等效电路常数，计算以多层印刷电路基板的电源及接地端子为输入的阻抗矩阵的单元；从上述LSI搭载候补地点中选定搭载第一个LSI的场所的单元；以及在从上述LSI搭载候补地点除去了上述第一个LSI的搭载地点的剩余的LSI搭载候补地点中，利用上述阻抗矩阵，按顺序选定难以和上述第一个LSI的电源供给系统发生相互作用的场所的单元。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580010466.9/，转载请声明来源钻瓜专利网。
