[发明专利]半导体器件及其制造方法有效
| 申请号： | 200580011287.7 | 申请日： | 2005-03-17 |
| 公开（公告）号： | CN1943037A | 公开（公告）日： | 2007-04-04 |
| 发明（设计）人： | 志波和佳 | 申请（专利权）人： | 株式会社瑞萨科技 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/8247;H01L27/10;H01L27/115 |
| 代理公司： | 北京市金杜律师事务所 | 代理人： | 王茂华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 为了提供一种具有优良数据保持特性的非易失性存储器及其制造技术，将多晶硅膜(7)和绝缘膜(8)相继地淀积在栅绝缘膜(6)上，对多晶硅膜(7)和绝缘膜(8)进行构图以形成栅电极(7A、7B)，并且然后将包括氧化硅膜的侧壁间隔层12形成在栅电极(7A、7B)的侧壁上。此后，通过由等离子体CVD方法在衬底(1)上淀积氮化硅膜(19)，来防止栅电极(7A、7B)与氮化硅膜(19)直接接触。 | ||
| 搜索关键词： | 半导体器件 及其 制造 方法 | ||
【主权项】：
1.一种半导体器件，包括：非易失性存储单元，具有在半导体衬底上所形成的第一栅电极，其中第一绝缘膜形成在所述第一栅电极的侧壁上，第二绝缘膜形成在所述第一栅电极上，所述非易失性存储单元具有在存在所述第一绝缘膜和所述第二绝缘膜的情况下在所述半导体衬底上所淀积的第三绝缘膜，以及所述第三绝缘膜的刻蚀选择比与所述第一绝缘膜和所述第二绝缘膜中每一个的刻蚀选择比不同。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技，未经株式会社瑞萨科技许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580011287.7/，转载请声明来源钻瓜专利网。
- 上一篇：用于生产规划的方法与系统
- 下一篇：坐标测量机
- 同类专利
- 专利分类
