[发明专利]半导体集成电路器件的制造方法无效

专利信息
申请号: 200580015905.5 申请日: 2005-01-18
公开(公告)号: CN1954225A 公开(公告)日: 2007-04-25
发明(设计)人: 稹平尚宏;今须诚士;佐藤齐尚 申请(专利权)人: 株式会社瑞萨科技
主分类号: G01R31/26 分类号: G01R31/26
代理公司: 北京市金杜律师事务所 代理人: 季向冈
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 在半导体集成电路器件的老化步骤(S19)中,包括:在具有剥离机构的插座的焊盘上对半导体集成电路器件的突起电极进行定位的第1步骤;通过向半导体集成电路器件施加负荷而将上述突起电极向上述焊盘按压的第2步骤;以及由上述剥离机构向上述半导体集成电路器件赋予与上述第2步骤中的施加负荷方向成相反方向的力,将上述突起电极从上述焊盘剥离的第3步骤,通过顶起半导体集成电路器件而将上述突起电极从上述焊盘剥离,实现在老化测试中半导体集成电路芯片的自动插拔的容易化。
搜索关键词: 半导体 集成电路 器件 制造 方法
【主权项】:
1.一种半导体集成电路器件的制造方法,其特征在于,包括以下步骤:(a)在晶片的第1主面上形成普通布线的步骤;(b)在上述普通布线上形成多个包括第1金属膜区域和第2金属膜区域的再布线的步骤;(c)在上述再布线上形成高分子树脂膜的步骤;(d)通过平版印刷方法在与上述高分子树脂膜的上述第1金属膜区域和第2金属膜区域对应的部分形成开口,由此形成多个第1金属焊盘区域和多个第2金属焊盘区域的步骤;(e)在每个上述第1金属焊盘区域形成突起的步骤;(f)在上述步骤(e)后,将上述晶片分割成多个半导体集成电路芯片的步骤;(g)使被分割的上述多个半导体集成电路芯片内的第1半导体集成电路芯片的与上述晶片的第1主面对应的突起形成面与老化测试用插座的电极面相对,在上述突起形成面的多个上述突起与设置于上述电极面的多个金属突起电极被相互压紧的状态下,执行老化测试的步骤;(h)在上述步骤(g)后,在上述突起形成面的上述多个第2金属焊盘区域内的至少一个焊盘区域,接触至少一个具有比上述焊盘区域窄的接触面的加压部件,通过向上述第1半导体集成电路芯片与上述电极面分离的方向加压,使上述金属突起电极与上述第1半导体集成电路芯片的上述软钎焊突起分离的步骤。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200580015905.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top