[发明专利]竖直堆叠的半导体器件无效
| 申请号： | 200580016529.1 | 申请日： | 2005-03-23 |
| 公开（公告）号： | CN1957462A | 公开（公告）日： | 2007-05-02 |
| 发明（设计）人： | K·C·切鲁库瑞;W·J·维格斯 | 申请（专利权）人： | 德克萨斯仪器股份有限公司 |
| 主分类号： | H01L23/02 | 分类号： | H01L23/02;H01L21/48;H01L23/48;H01L23/34;H01L21/44;H02G3/08 |
| 代理公司： | 北京纪凯知识产权代理有限公司 | 代理人： | 赵蓉民;薛峰 |
| 地址： | 美国德*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述了一种半导体器件40，其包括互连在一个衬底上的半导体芯片401、402的竖直组件，所述衬底具有一个或多个金属支座41，金属支座41在每个支撑芯片401和下一个相继的竖直堆叠芯片402之间提供了固定间距。该器件的制造是通过在每个支撑芯片的钝化层顶上图案化铝岛，并同时进行加工以形成接合垫帽来实现的。该制造工艺不需要额外的成本，并具有以晶片形式进行加工以为多个芯片提供支座的优点，从而避免了额外的组装成本。此外，这些支座改善了器件的散热，并且提供了均匀稳定的接合表面，以便使每个所述芯片被引线接合到所述衬底。 | ||
| 搜索关键词： | 竖直 堆叠 半导体器件 | ||
【主权项】：
1.一种半导体器件，其包括：一个具有导电互联的衬底；位于所述衬底上的两个或多个竖直堆叠的芯片，每个支撑芯片具有位于其上的金属支座，以将该支撑芯片与下一个相继的芯片间隔开；以及多条接合引线，其将至少一个芯片连接到所述衬底。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于德克萨斯仪器股份有限公司，未经德克萨斯仪器股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580016529.1/，转载请声明来源钻瓜专利网。
- 上一篇：引线框架
- 下一篇：用于纸纤维悬浮液的湿法筛选的筛选装置
