[发明专利]时钟信号生成装置、半导体集成电路以及数据再生方法

摘要

本发明提供一种时钟信号生成装置、半导体集成电路以及数据再生方法，通过扩大了相位误差检测范围的相位误差检测器、和根据PLL同步状态的增益控制，实现PLL的捕捉时间的改善。通过在相位误差增加时进行相位误差检测点的修正，扩大相位误差检测范围。另外，根据将相位误差值平滑化的值的标准偏差对PLL的锁止状态进行判断，通过在捕捉过渡状态和常规状态下转换增益，能够使PLL的捕捉时间缩短且稳定。

主权项

1.一种时钟信号生成装置，生成与从记录有信息的光盘再生的再生信号同步的时钟信号，其特征在于，包含：A/D转换装置，响应上述时钟信号对上述再生信号进行脉冲调制，通过将上述脉冲调制的再生信号转换为数字值，在时间序列上生成多个数字值；相位误差计算装置，根据上述多个数字值的每一个，算出表示上述再生信号与上述时钟信号的相位误差的相位误差值；环路滤波装置，根据上述相位误差值，输出控制上述时钟信号的频率的控制信号；时钟振荡装置，将具有与上述控制信号匹配的频率的信号作为上述时钟信号生成；相位误差范围判断装置，根据上述相位误差值，判断上述相位误差是否处于预定的范围内，上述相位误差计算装置，对上述多个数字值的过零点进行检测，在用上述相位误差范围判断装置判断出相位误差在上述预定的范围内时，根据位于上述过零点前后的两个数字值中接近零电平侧的数字值，计算上述相位误差值，在用上述相位误差范围判断装置判断出上述相位误差不在上述预定的范围内时，根据上述两个数字值中远离零电平侧的数字值，计算上述相位误差值。