[发明专利]多层电路板及其制造方法无效
| 申请号： | 200580017827.2 | 申请日： | 2005-05-31 |
| 公开（公告）号： | CN1961623A | 公开（公告）日： | 2007-05-09 |
| 发明（设计）人： | 川村浩一;加纳丈嘉 | 申请（专利权）人： | 富士胶片株式会社 |
| 主分类号： | H05K3/46 | 分类号： | H05K3/46;H05K3/38 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 陈建全 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供多层电路板，其特征在于，在绝缘基板(10)上依次具有任意形成的第1导电性图案(12)、绝缘材料层(16A)和通过在该绝缘材料层上形成的相应于接枝聚合物图案(18)的区域以图案状施以导电性材料而形成的第2导电性图案(20)，并且具有将存在于该绝缘基板上的第1导电性图案和第2导电性图案进行电连接的导电性路径(22)。上述接枝聚合物图案由接枝聚合物的存在区域和非存在区域构成、或者由亲水性接枝聚合物的存在区域和疏水性接枝聚合物的存在区域构成。 | ||
| 搜索关键词： | 多层 电路板 及其 制造 方法 | ||
【主权项】：
1.多层电路板，其依次具有绝缘基板、任意形成的第1导电性图案、绝缘材料层和通过在该绝缘材料层上形成的接枝聚合物图案上施以导电性材料而形成的第2导电性图案，并且具有将存在于该绝缘基板上的第1导电性图案和第2导电性图案进行电连接的导电性路径。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士胶片株式会社，未经富士胶片株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580017827.2/，转载请声明来源钻瓜专利网。
- 上一篇：一种茶饼的包装盒及其包装方法
- 下一篇：一种活血化淤消肿止痛膏及其制备方法
