[发明专利]用于防止CMOS存储器单元内锁增的电路有效

专利信息
申请号: 200580020516.1 申请日: 2005-06-13
公开(公告)号: CN101032026A 公开(公告)日: 2007-09-05
发明(设计)人: R·M·凯普勒;S·沙里夫扎得 申请(专利权)人: 柏树半导体公司
主分类号: H01L27/092 分类号: H01L27/092;H02H9/02
代理公司: 上海专利商标事务所有限公司 代理人: 陈斌
地址: 美国加利*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供了一种CMOS电路(40),其中包括沿着该电路电源总线(42)或接地总线(44)排列的限流器件(46,48)。限流器件(46,48)被配置成防止CMOS电路(40)的锁增。更具体地,限流器件(46,48)被配置成维持寄生pnpn二极管结构的结为反向偏压。还提供了一种方法,该方法包括创建被排列在沿其电源总线没有排列限流器件的第一CMOS电路内的pnpn二极管结构的电流-电压图。此外,该方法还包括根据该电流-电压图确定保持电流电平,以及调整限流器件的大小以沿着包含与该第一CMOS电路类似的设计规范的第二CMOS电路的电源总线放置,以使流经该第二CMOS电路的电流不超过保持电流电平。
搜索关键词: 用于 防止 cmos 存储器 单元 内锁增 电路
【主权项】:
1.一种微电子电路,包括:一组互补场效应(CMOS)晶体管;耦合至所述一组CMOS晶体管的电源总线;以及沿着所述电源总线排列的限流器件,其中所述限流器件被配置成防止所述CMOS晶体管的锁增。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于柏树半导体公司,未经柏树半导体公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200580020516.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top