[发明专利]整合传统式静态随机存储器与闪存单元的新式非易失性静态随机存储器内存单元结构无效
| 申请号： | 200580025249.7 | 申请日： | 2005-07-11 |
| 公开（公告）号： | CN101065807A | 公开（公告）日： | 2007-10-31 |
| 发明（设计）人： | 李武开 | 申请（专利权）人： | 柰米闪芯积体电路有限公司 |
| 主分类号： | G11C16/04 | 分类号： | G11C16/04;G11C11/34 |
| 代理公司： | 北京挺立专利事务所 | 代理人： | 皋吉甫 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种非易失性静态随机存储器(NVSRAM)数组，在一基板上具有一由整合型非易失性静态随机存储器电路以行列排列方式形成的数组。整合型非易失性静态随机存储器电路的每一者皆包括一静态随机存储器单元、一第一及一第二非易失性内存组件。静态随机存取记忆单元具有一锁存式内存组件，与第一及第二非易失性内存组件相通信，以接收并永久保持来自锁存式内存组件的数字信号。一电源检测电路被用以检测一电源中断及一电源启动，并使电源检测及电源启动的检测与多数个整合型非易失性静态随机存储器电路相通信。 | ||
| 搜索关键词： | 整合 传统 静态 随机 存储器 闪存 单元 新式 非易失性 内存 结构 | ||
【主权项】：
1、一种整合型非易失性静态随机存取内存电路，形成于一基板上，其特征在于，包括：一静态随机存取内存单元，包括：一锁存式存储组件，用以保持一指出一数据位的数字信号；以及一第一存取晶体管及一第二存取晶体管，互相连接以使一第一位线及一第二位线可控制对所述锁存式存储组件的存取，以写入/读取所述数字信号至/自所述锁存式内存，所述第一及第二存取晶体管具有控制栅极，且所述控制栅极与一字符线相通信，以控制所述锁存式内存组件对所述第一及第二位线的存取；一第一非易失性内存组件，与所述锁存式内存组件透过一第一端互相通信，以接收并永久保持来自所述锁存式内存组件的数字信号；以及一第二非易失性内存组件，与所述锁存式内存组件透过一第一端相接，以接收并永久保持来自所述锁存式内存组件的数字信号的一互补位准。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于柰米闪芯积体电路有限公司，未经柰米闪芯积体电路有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580025249.7/，转载请声明来源钻瓜专利网。
