[发明专利]精密斩波稳零电流镜

摘要

一种斩波稳零电流镜包括被连接成镜像反射输入电流I_in的一对FET。在一个实施例中，开关网络S1和S2具有各自连接到FET漏极的输入并且分别以时钟信号CLK1和CLK2来工作。一r_o提升放大器A1具有连接到S2的输出的输入和通过开关网络S3连接到一对级联FET的栅极的输出，其中开关网络S3以时钟信号CLK2S来工作，一个级联FET的漏极连接到I_in而另一个FET的漏极提供电流镜输出I_out。对S1计时以减小失配误差，而对S2和S3计时以减小由于A1的偏压所引起的误差，其中CLK2和CLK3相对于CLK1移位，以减小由于寄生电容所引起的误差。

主权项

1.一种斩波稳零电流镜，包括：第一对场效应晶体管(FET)(MP1、MP2)，其源极连接到电源电压而其栅极连接到输入电流Iin；第一开关网络(S1)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到MP1和MP2的漏极，所述网络被设置成响应于施加到S1的时钟输入上的第一时钟信号(CLK1)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；第二开关网络(S2)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别与MP1和MP2的漏极相耦合，所述第二开关网络被设置成响应于施加到S2的时钟输入上的第二时钟信号(CLK2)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；输出阻抗(ro)提升放大器(A1)，它具有差分输入(in1、in2)和输出(out1、out2)以及一参考电压输入，所述差分输入in1和in2分别连接到S2的out1和out2，且所述参考电压输入连接到一电压Vref；第三开关网络(S3)，它包括两个输入(in1、in2)、两个输出(out1、out2)以及一个时钟输入，所述输入in1和in2分别连接到A1的out1和out2，所述第三开关网络被设置成响应于施加到S3的时钟输入上的第三时钟信号(CLK2S)将in1和in2交替地分别连接到out1和out2以及分别连接到out2和out1；以及第二对FET(MP3、MP4)，其源极分别连接到S1的输出out1和out2，其栅极分别连接到S3的out1和out2，MP3的漏极连接到Iin而MP4的漏极提供所述电流镜的输出Iout，使得所述第一对FET与所述第二对FET级联并且使得所述放大器提升MP4的漏极上的输出阻抗；所述电流镜被设置成使得：开关网络S1以CLK1作为时钟，以对MP1和MP2的漏极上的信号进行斩波，并从而减小由于MP1和MP2之间的失配所引起的Iout的误差；以及开关网络S2以CLK2作为时钟，以对MP1和MP2的漏极上的放大器A1的偏压进行斩波；以及开关网络S3以CLK2S作为时钟，以对A1的输出上的信号进行斩波，从而减小由于所述ro提升放大器的偏压所引起的Iout 的误差并使得所述ro提升放大器始终以负反馈进行工作，CLK2和CLK2S相对于CLK1移位以减小由于MP3和MP4的源极上的寄生电容所引起的Iout的误差。