[发明专利]双栅极CMOS的制造有效
| 申请号： | 200580027415.7 | 申请日： | 2005-08-01 |
| 公开（公告）号： | CN101032017A | 公开（公告）日： | 2007-09-05 |
| 发明（设计）人： | 马库斯·米勒;彼得·斯托克 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L29/49 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 王波波 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种制造CMOS器件的方法，包括提供其中具有绝缘材料层(102)的半导体基板(101)，该方法包括在绝缘层(102)上提供第一材料层(106)，第一材料层(106)在用于支撑第一有源器件的第一区域(103)中的厚度比在用于支撑第二有源器件的第二区域(104)中的厚度薄。然后，在第一材料层(106)上沉积第二材料层(107)，然后对该结构进行热处理，以熔合第一和第二材料。第一区域上的层部分整个熔合，而第二区域上的层部分不熔合，使得保留第一材料层(106)的一部分(109)。 | ||
| 搜索关键词： | 栅极 cmos 制造 | ||
【主权项】：
1.一种制造半导体器件的方法，所述半导体器件包括分别设置在半导体基板的第一和第二区中的、分别属于第一和第二类型的第一和第二有源器件，所述方法包括步骤：-沉积栅极绝缘层(102)，-在所述栅极绝缘层上的所述半导体基板上沉积第一栅电极材料层(106；200)，-在所述第一栅电极材料层上沉积第二栅电极材料层(107；212)，其中所述栅电极材料层之一在第一有源器件中的厚度比在第二有源器件中更薄，-处理所述第一和第二栅电极材料层，以使所述第一和第二栅电极材料仅在所述第一有源器件中、在各个层的基本整个厚度上熔合(108；214)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580027415.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
