[发明专利]具有发射极多晶硅源/漏区的EEPROM单元的制造

摘要

一种EEPROM存储单元利用发射极多晶硅膜(701)来制造浅源/漏区以增加阱(105、109、111)的击穿电压。将阱(105、109、111)制造成约100nm(0.1微米(μm))厚并具有约14伏或更高的击穿电压。双极工艺中阱的典型击穿电压约是10伏。由于获得了增加的击穿电压，EEPROM存储单元可连同双极器件一起在单个集成电路芯片上形成并在共用的半导体制造线上制造。

主权项

1.一种集成电路的制造方法，包括：在半导体衬底的最上面的表面中形成p阱；在所述半导体衬底的最上面的表面中掺杂第一源掺杂区和第一漏掺杂区，所述第一漏掺杂区和所述第一源掺杂区是轻掺杂施主部位；在所述半导体衬底的最上面的表面中掺杂组合漏/源掺杂区，所述第一组合漏/源掺杂区是轻掺杂施主部位；掺杂栅区，所述栅区具有比所述掺杂区或所述漏/源区中的任一个都高的施主部位浓度；在所述第一源掺杂区和所述第一漏掺杂区上沉积多晶硅以形成发射极多晶硅区，所述发射极多晶硅区具有比所述掺杂区或所述漏/源区中的任一个都高的施主浓度；由所述第一漏掺杂区和所述组合漏/源掺杂区制造NMOS晶体管，所述NOMS晶体管被构造成用作存储单元中的选择晶体管；由所述第一源掺杂区和所述组合漏/源掺杂区制造NMOS晶体管，所述NMOS晶体管被构造成用作所述存储单元中的存储晶体管；以及在所述集成电路中制造双极器件，所述双极器件具有足以承受所述存储单元的编程电压的击穿电压。