[发明专利]减小电容和开关损失的肖特基二极管结构及其制造方法

摘要

本发明提供一种SiC肖特基势垒二极管(SBD)，其具有一衬底和两个或两个以上外延层，所述外延层包含至少一个薄的轻微掺杂N型顶部外延层和一上面安置有最顶端外延层的N型外延层。多个外延层支承所述二极管的闭锁电压，且所述多个外延层中的每一者均支承所述闭锁电压的一大部分。至少所述顶部两个外延层的厚度和掺杂剂浓度的优化导致电容和开关损失减小，同时保持对正向电压和导通电阻的影响较低。或者，所述SBD包含一连续分级N型掺杂区域，其掺杂从所述区域的顶部处的一较轻微掺杂剂浓度到底部处的一较浓重掺杂剂浓度而变化。

主权项

1.一种半导体装置，其包括：一高度掺杂N型碳化硅(SiC)衬底；一安置在所述衬底上的N型SiC第一外延层，所述第一外延层具有一第一掺杂剂浓度；和一安置在所述第一外延层上的轻微掺杂N型SiC第二外延层，所述第二外延层具有一第二掺杂剂浓度，其中所述第二掺杂剂浓度小于所述第一掺杂剂浓度，且其中所述第一外延层和所述第二外延层每一者均支承所述半导体装置的闭锁电压的一大部分。