[发明专利]深沟槽电隔离中压CMOS器件及其制造方法无效
| 申请号： | 200580032838.8 | 申请日： | 2005-09-22 |
| 公开（公告）号： | CN101032019A | 公开（公告）日： | 2007-09-05 |
| 发明（设计）人： | 卢西恩·雷穆斯·阿尔布;斯特凡·豪塞尔;沃尔夫冈·奥恩;霍尔格·施利格坦恩霍斯特 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H01L21/8238 | 分类号： | H01L21/8238;H01L21/8234 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 王英 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种中压CMOS半导体器件(20)，通过使用深沟槽结构(230)以电隔离相邻晶体管(210)来提供较高的晶体管(201)密度。该器件包括半导体衬底(200)；第一和第二中压MOS晶体管(210)，各自在半导体衬底(200)中具有沟道区(215)；半导体衬底(200)上的场氧化区(220)，其在第一和第二中压MOS晶体管(210)之间延伸并将二者分开；沟槽(230)，其从场氧化区(220)向下延伸到大于第一和第二中压MOS晶体管(210)的空间电荷区深度的深度；以及设置在沟槽(230)中的电介质材料。 | ||
| 搜索关键词： | 深沟 隔离 cmos 器件 及其 制造 方法 | ||
【主权项】：
1、一种半导体器件，包括：具有第一杂质类型的半导体衬底(200)；第一和第二阱区(205)，其设置在所述半导体衬底(200)中且彼此相邻，并且各自具有第二杂质类型；在所述第一阱区(205)中的其间具有第一沟道区(215)的第一源极区(212)和第一漏极区(214)，各自具有所述第一杂质类型；在所述第二阱区(205)中的其间具有第二沟道区(215)的第二源极区(212)和第二漏极区(214)，各自具有所述第一杂质类型；第一栅极(216)，其设置在所述第一沟道区(215)上方的所述半导体衬底(200)上；第二栅极(216)，其设置在所述第二沟道区(215)上方的所述半导体衬底(200)上；所述半导体衬底(200)上的场氧化区(220)，其在所述第一和第二漏极区(214)之间延伸并将二者分开；沟槽(230)，其从所述场氧化区(220)向下延伸至大于所述第一和第二沟道(215)的空间电荷区深度的深度；以及设置在所述沟槽(230)中的电介质材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580032838.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
