[发明专利]设计带隙的MOS栅功率晶体管

摘要

提高对瞬态电压的抵抗性并减小寄生阻抗的器件、方法和过程。提高了对非箝位感应开关事件的抵抗性。例如，提供了具有SiGe源的沟槽栅功率MOSFET器件，其中SiGe源通过减小基体或阱区中的空穴电流来减小寄生npn晶体管增益，从而减小闭锁条件的可能性。也可去除连接到该器件上的基体以减小晶体管的单元大小。还提供了具有SiGe基体或阱区的沟槽栅功率MOSFET器件。在体二极管导通时SiGe基体可减小空穴电流，从而减小其反向恢复功率损耗。还改进了器件的特性。例如，通过使用多晶SiGe栅减小了寄生栅阻抗，并且通过使用器件栅附近的SiGe层减小了沟道电阻。

主权项

1.一种MOS栅晶体管，包括：包括源区的基体区；与所述基体区形成pn结的漏区；以及在所述源区和所述漏区之间延伸的栅，其中所述源具有比所述基体区低的能隙。