[发明专利]与BiCMOS兼容的JFET器件及其制造方法无效
申请号: | 200580035042.8 | 申请日: | 2005-10-13 |
公开(公告)号: | CN101040377A | 公开(公告)日: | 2007-09-19 |
发明(设计)人: | 普拉巴特·阿加瓦尔;扬·W·斯洛特布曼;韦伯·D·范诺尔特 | 申请(专利权)人: | 皇家飞利浦电子股份有限公司 |
主分类号: | H01L21/8248 | 分类号: | H01L21/8248;H01L27/098;H01L27/06 |
代理公司: | 中科专利商标代理有限责任公司 | 代理人: | 朱进桂 |
地址: | 荷兰艾*** | 国省代码: | 荷兰;NL |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 公开了一种包括源极和漏极区(17、18)的与BiCMOS兼容的JFET器件,以与用于形成发射极外扩散或垂直双极型器件相同的方式形成所述源极和漏极,其中,形成双极型器件中的发射极帽的半导体层形成了JFET器件的沟道(16),以及形成双极型器件的本征基极区的材料层(即,基极epi-叠层)形成了JFET器件的本征栅极区(14)。结果,可以在标准BiCMOS工艺中实现JFET器件的集成,而无需任何附加掩模或其他处理步骤。 | ||
搜索关键词: | bicmos 兼容 jfet 器件 及其 制造 方法 | ||
【主权项】:
1.一种制作JFET器件的方法,所述方法包括:提供半导体衬底(30);在所述衬底上外延沉积第一导电类型的半导体材料的第一层(44);以及在所述第一层(44)上提供相对轻掺杂的第二导电类型的半导体材料的第二层(46);在所述第二层(46)中形成相对重掺杂的所述第二导电类型的第一扩散区和第二扩散区(17、18),其中所述第一材料层(44)形成所述器件的内部栅极区(14),所述第一扩散区和所述第二扩散区分别形成所述器件的源极区和漏极区(17、18),以及所述第二材料层(46)形成所述源极区和所述漏极区(17、18)之间的沟道(16)。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司,未经皇家飞利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200580035042.8/,转载请声明来源钻瓜专利网。
- 上一篇:焦点调节装置及照相机
- 下一篇:射频识别系统隐私认证方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造