[发明专利]用于高电压应用的MOSFET及其制作方法有效
| 申请号： | 200580035043.2 | 申请日： | 2005-10-13 |
| 公开（公告）号： | CN101040388A | 公开（公告）日： | 2007-09-19 |
| 发明（设计）人： | 扬·J·科宁;扬－哈姆·尼兰;约翰内斯·H·H·A·埃格伯斯;马尔腾·J·斯韦恩伯格;阿尔弗雷德·格雷克斯特;阿德里安娜·W·鲁迪克休泽 | 申请（专利权）人： | 皇家飞利浦电子股份有限公司 |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L29/786 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 朱进桂 |
| 地址： | 荷兰艾*** | 国省代码： | 荷兰;NL |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种包括绝缘体上半导体(SOI)衬底的PMOS器件，所述SOI衬底具有在其上提供n型半导体材料的有源层(24)的绝缘材料层(22)。通过扩散将p型源极和漏极区(14、16)设置在n型有源层(22)中。将p型栓塞(28)设置在源极区(14)处，该栓塞穿过有源半导体层(24)延伸至绝缘层(22)。提供栓塞(28)以便能够将施加到器件上的源极电压显著地偏移到衬底电压以上，而不会发生过大的泄漏电流。 | ||
| 搜索关键词： | 用于 电压 应用 mosfet 及其 制作方法 | ||
【主权项】：
1.一种金属-氧化物-半导体器件，包括：绝缘体上半导体衬底(26)，具有在其上设置有第一导电类型的掺杂半导体区域(24)的绝缘材料层(22)；所述第一导电类型的栅极区(20)；源极区(14)和漏极区(16)，设置在所述第一导电类型的所述区域(24)内的所述器件的表面处，所述源极区和漏极区(14、16)包括第二导电类型的各自掺杂半导体区域，并且在源极区和漏极区之间限定沟道，其中在所述源极区和漏极区(14、16)以及所述绝缘材料层(22)之间设置间隙，所述器件还包括所述第二导电类型的栓塞区(28)，从所述源极区(14)处或附近的所述器件的所述表面延伸至所述第一导电类型的所述掺杂半导体区域(24)中，并且与所述源极区(14)电短路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于皇家飞利浦电子股份有限公司，未经皇家飞利浦电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580035043.2/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
