[发明专利]降低晶片级等化器接收器处理速率的方法及装置无效
| 申请号： | 200580037820.7 | 申请日： | 2005-10-19 |
| 公开（公告）号： | CN101416408A | 公开（公告）日： | 2009-04-22 |
| 发明（设计）人： | 潘俊霖 | 申请（专利权）人： | 美商内数位科技公司 |
| 主分类号： | H04B1/69 | 分类号： | H04B1/69 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 郭 蔚 |
| 地址： | 美国特*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于在含有一等化器滤波器的码分多址(CDMA)接收器中进行晶片级等化(CLE)时降低处理速率的方法及装置。该接收器的至少一天线接收到的信号是以M倍晶片率(chip rate)进行取样。每一样本串流以晶片率分离成M个样本数据串流。较佳对每一分裂样本数据串流进行多路径合并。然后依晶片率将该等样本数据串流合并成一个组合样本数据串流。该等化器滤波器以晶片率对该组合样本串流进行等化。滤波器系数因一修正项增添至该等化滤波器用于一先前迭代的滤波器系数而被调整。 | ||
| 搜索关键词： | 降低 晶片 接收器 处理 速率 方法 装置 | ||
【主权项】：
1. 一种码分多址(CDMA)接收器，其包含：(a)一天线，其用于接收信号；(b)一取样器，与该天线耦接并且以该接收信号为基础依M倍晶片率产生一样本数据串流，其中M是一正整数；(c)一串列-平行(S/P)转换器，该S/P转换器与该取样器耦接，用于以该晶片率将该样本数据串流分离成M个样本串流；(d)一组合器，用于以该晶片率将该等分离样本串流合并成一个组合样本数据串流；及(e)一等化器，用于以该晶片率处理该组合样本数据串流。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美商内数位科技公司，未经美商内数位科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580037820.7/，转载请声明来源钻瓜专利网。
- 上一篇：分组网络中的增强型时钟控制
- 下一篇：低配料肉制品及其制备方法
