[发明专利]双应力SOI衬底有效
申请号: | 200580042739.8 | 申请日: | 2005-12-13 |
公开(公告)号: | CN101076889A | 公开(公告)日: | 2007-11-21 |
发明(设计)人: | D·奇丹巴尔拉奥;O·H·多库马茨;B·B·多里斯;O·格卢斯秦柯夫;朱慧珑 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L21/84 | 分类号: | H01L21/84;H01L27/01 |
代理公司: | 北京市中咨律师事务所 | 代理人: | 于静;李峥 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种应变Si结构,其中该结构的nFET区拉伸应变,且该结构的pFET区压缩应变。宽泛地说,所述应变Si结构包括:衬底;在所述衬底顶上的第一多层的叠层,所述第一多层的叠层包括在所述衬底顶上的压缩介电层和在所述压缩介电层顶上的第一半导体层,其中所述压缩介电层将拉伸应力转移到所述第一半导体层;以及在所述衬底顶上的第二多层的叠层,所述第二多层的叠层包括在所述衬底顶上的拉伸介电层和在所述拉伸介电层顶上的第二半导体层,其中所述拉伸介电层将压缩应力转移到所述第二半导体层。所述拉伸介电层和所述压缩介电层优选包括氮化物,例如Si3N4。 | ||
搜索关键词: | 应力 soi 衬底 | ||
【主权项】:
1.一种制造衬底的方法,包括以下步骤:在衬底的第一部分上形成压缩介电层;在衬底的第二部分上形成拉伸介电层;在所述压缩介电层和所述拉伸介电层的顶上形成半导体层;以及穿过所述半导体层形成隔离区,并使所述拉伸介电层与所述压缩介电层分隔,其中所述压缩介电层将拉伸应力转移到所述半导体层的覆盖在所述压缩介电层上面的部分,以及所述拉伸介电层将压缩应力转移到所述半导体层的覆盖在所述拉伸介电层上面的部分。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200580042739.8/,转载请声明来源钻瓜专利网。
- 上一篇:大通道压缩式可洗井封隔器
- 下一篇:推式真空停油装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造