[发明专利]减小半导体器件中的沟道间距

摘要

本说明书公开了一种用于倍增半导体器件的间距的方法。所述方法包括在第一层上形成图案化的掩模层，其中所述图案化的掩模层具有第一线宽。然后可以蚀刻所述第一层，以形成第一多个倾斜侧壁。在去除所述图案化的掩模的一部分以致所述图案化的掩模层具有小于所述第一线宽的第二线宽之后，所述第一层可以被再次蚀刻以形成第二多个倾斜侧壁。然后去除所述图案化的掩模层。所述第一层被再次蚀刻，以形成第三多个倾斜侧壁。所述第一多个倾斜侧壁、所述第二多个倾斜侧壁和所述第三多个倾斜侧壁可以形成平行的三角形沟道的阵列。在一种实施方式中，这些沟道是在三角形线沟道MOSFET(300)的制造中形成的，该MOSFET(300)包括多个平行的三角形线沟道(325)，掩埋氧化层(310)，栅氧化层(360)和栅极(375)。

主权项

1.一种形成半导体器件的方法，包括：在第一层上形成图案化的掩模层，其中所述图案化的掩模层具有第一线宽；蚀刻所述第一层以形成第一多个倾斜侧壁；去除所述图案化的掩模的一部分，以便所述图案化的掩模层具有小于所述第一线宽的第二线宽；蚀刻所述第一层以形成第二多个倾斜侧壁；去除所述图案化的掩模层；和蚀刻所述第一层，以形成第三多个倾斜侧壁，其中所述第一多个倾斜侧壁、所述第二多个倾斜侧壁和所述第三多个倾斜侧壁形成三角形沟道阵列。