[发明专利]半导体器件及其制造方法有效
申请号: | 200580051439.6 | 申请日: | 2005-08-31 |
公开(公告)号: | CN101253620A | 公开(公告)日: | 2008-08-27 |
发明(设计)人: | 王文生 | 申请(专利权)人: | 富士通株式会社 |
主分类号: | H01L21/8246 | 分类号: | H01L21/8246;H01L27/105 |
代理公司: | 隆天国际知识产权代理有限公司 | 代理人: | 张龙哺 |
地址: | 日本神*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明的目的在于,提供一种构成电容器的电介质膜的铁电体或者高介电常数电介体的结晶度良好,而且电容器的交换电量高、可低电压动作的高可靠性的半导体器件以及其制造方法。在半导体衬底110上形成晶体管T1、T2之后,形成阻止层120以及层间绝缘膜121。然后,在层间绝缘膜121形成接触孔,而且在层间绝缘膜121上形成铜膜,并在接触孔内埋入铜。之后,通过低压CMP研磨或者ECMP研磨去除层间绝缘膜121上的铜膜使表面平坦,从而形成插塞124a、124b。接着,形成阻挡金属125、下部电极126a、铁电膜127以及上部电极128a。由此形成具有铁电电容器130的半导体器件(FeRAM)。 | ||
搜索关键词: | 半导体器件 及其 制造 方法 | ||
【主权项】:
1.一种半导体器件,具有:半导体衬底;杂质区域,其向所述半导体衬底导入杂质而形成;层间绝缘膜,其形成在所述半导体衬底上;导电插塞,其贯通所述层间绝缘膜而形成;电容器,其配置于所述导电插塞的上方,所述半导体器件的特征在于,所述电容器由下部电极、电介质膜以及上部电极构成构成,其中,所述下部电极经由所述导电插塞电连接至所述杂质区域,所述电介质膜由该下部电极上的铁电体或者高介电常数电介体形成,所述上部电极位于该电介质膜上,而且至少在所述导电插塞的上部、或者所述导电插塞和所述电容器的所述下部电极之间,配置有上表面平坦的铜膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200580051439.6/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造