[发明专利]SRAM电路及使用SRAM电路的缓冲电路有效
| 申请号： | 200580052431.1 | 申请日： | 2005-12-27 |
| 公开（公告）号： | CN101346772A | 公开（公告）日： | 2009-01-14 |
| 发明（设计）人： | 金成克直 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G11C11/41 | 分类号： | G11C11/41 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种SRAM电路，其具有：分别由一对存储部构成的多个存储单元；指定所述多个存储单元的行的多个写入字线；指定所述多个存储单元的行的多个读取字线对；在写入到所述一对存储部时，在所述一对存储部中驱动共同的所述写入字线的写入行解码器；从所述存储部读取时，驱动与所述存储部连接的所述读取字线的读取行解码器；多个写入位线对，在写入到所述一对存储部时，其指定所述一对存储部，并将各个输入数据写入通过与所述写入字线共同指定的所述一对存储部的双方；以及读取位线，在从所述存储部读取时，其指定所述存储部，并从通过与所述读取字线共同指定的所述存储部中读取数据(也可以是1根)。 | ||
| 搜索关键词： | sram 电路 使用 缓冲 | ||
【主权项】：
1.一种存储电路，其特征在于，该存储电路具有：第1及第2触发器电路，其并联连接到共同的写入字线上；第1写入控制电路，其连接到所述第1触发器电路上，通过提供给所述写入字线的写入控制信号而导通，将第1写入信号提供给所述第1触发器电路；以及第2写入控制电路，其连接到所述第2触发器电路上，通过提供给所述写入字线的写入控制信号而导通，将第2写入信号提供给所述第2触发器电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200580052431.1/，转载请声明来源钻瓜专利网。
