[发明专利]SRAM存储器、微处理器以及SRAM阵列及其制造方法

摘要

本发明总体涉及用于存储器电路的制造方法和器件结构，以及更具体涉及存储器电路中使用的混合绝缘体上硅(SOI)和体结构。本发明的一个方面涉及CMOS SRAM单元结构，其中SRAM单元中的至少一对相邻NFET具有通过浅源极/漏极扩散区底下设置的泄漏路径扩散区连接的主体区，其中泄漏路径扩散区从源极/漏极扩散区的底部延伸到掩埋氧化物层，以及来自相邻SRAM单元的至少一对NFET具有通过相邻源极/漏极扩散区底下的类似泄漏路径扩散区连接的主体区。

主权项

1.一种包括多个SRAM单元的SRAM阵列，每个所述SRAM单元包括：一对交叉耦合CMOS反相器，在SOI掩埋氧化物层上设置的表面硅层中，其中每个交叉耦合反相器包括NFET和PFET；一对NFET传输栅极，将一对位线有选择地耦合到所述交叉耦合CMOS反相器；以及其中所述SRAM单元的至少两个相邻NFET共享主体区之间的泄漏路径，以及其中至少两个相邻NFET具有源极/漏极扩散区和在它们各自的主体区之间设置的所述源极/漏极扩散区下面的泄漏路径扩散区，其中所述源极/漏极扩散区部分延伸到所述表面硅层中，以及所述泄漏路径扩散区从所述源极/漏极扩散区的底部向下延伸到所述SOI掩埋氧化物层，以及其中用与所述源极/漏极扩散区相同的掺杂剂类型但是以比所述源极/漏极扩散区更低的浓度反掺杂所述泄漏路径扩散区，从而呈现比所述源极/漏极区低的结泄漏阻挡。