[发明专利]具有集中地配置了缓冲器或保护电路的布局的半导体集成电路

摘要

在从焊盘(P1～P9)离开的区域(SP1)中集中地配置缓冲器(B1～B9)。区域(SP1)是半导体集成电路的主区域中除了中央处理器(2)、非易失性存储器(4)和易失性存储器(6)之外的区域。由于在焊盘周边部中不设置需要宽的面积的缓冲器，故可缩短焊盘间的间隔或焊盘与内部电路(例如中央处理器(2))的间隔。于是可减小芯片尺寸。因而，可提供能缩小芯片尺寸的半导体集成电路。

主权项

1.一种半导体集成电路，其特征在于，具备：中央处理器；非易失性存储器，非易失性地存储关于在上述中央处理器中进行的处理的信息；易失性存储器，暂时地存储上述信息；多个缓冲器或多个保护电路，配置在半导体衬底的主表面中在设置上述中央处理器、上述非易失性存储器和上述易失性存储器的主区域中的除了上述中央处理器、上述非易失性存储器和上述易失性存储器之外的区域中；多个焊盘，分别与上述多个缓冲器或上述多个保护电路对应地配置；以及多条金属布线，直接连接上述多个缓冲器或上述多个保护电路的每一个与上述多个焊盘中的对应的焊盘。