[发明专利]在分组数据上执行乘－加运算的装置

摘要

一种处理器具有分别含有第一与第二分组数据的第一与第二存储器。各分组数据包含第一、第二、第三与第四数据元素。一个乘－加电路耦合在第一与第二存储区上。乘－加电路包含第一(810)、第二(811)、第三(812)及第四乘法器(813)，其中各乘法器接收一组对应的所述数据元素。乘－加电路还包含耦合在第一与第二乘法器(810，811)上的第一加法器(850)及耦合在第三与第四乘法器(812，813)上的第二加法器(851)。第三存储区(871)耦合在加法器(850，851)上。第三存储区(871)包含第一与第二字段分别用于保存第一与第二加法器(850，851)的输出，作为第三分组数据的第一与第二数据元素。

主权项

1.一种通过执行指令来产生结果数据元素的方法，它包括：接收该指令所指定的第一分组数据和该指令所指定的第二分组数据，各分组数据包括数据元素，第一分组数据中的各个数据元素在第二分组数据中有对应的数据元素；把第一分组数据和第二分组数据中对应的数据元素相乘，以产生对应的中间数据元素，这些中间数据元素被分成若干组；产生多个结果数据元素，所述多个结果数据元素中的第一个包括所述若干组的第一组中的中间数据元素的和，所述这多个结果数据元素中的第二个包括所述若干组的第二组中的中间数据元素的和；以及不用对所述多个结果数据元素求和而完成所述指令的执行。