[发明专利]用于设计半导体器件的方法及用于评估其可靠性的方法无效
| 申请号： | 200610003660.0 | 申请日： | 2006-01-09 |
| 公开（公告）号： | CN1819141A | 公开（公告）日： | 2006-08-16 |
| 发明（设计）人： | 伊藤聪 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H01L21/768 | 分类号： | H01L21/768;H01L21/66 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 穆德骏;陆锦华 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体器件(100)具有如下构造，该构造具有在第一互连(112)上形成的通路(124)。用于设计半导体器件(100)的方法包括：假设空洞(150)在铜互连(互连金属膜110)中从源头开始成长，计算在预定的温度下、在确保应力引发空洞(SIV)的时间topen内扩展的空洞(150)的成长区域的尺寸的预期值xopen；并且通过比较第一互连(112)和通路(124)之间的接触区域的尺寸与预期值xopen来确定通路(124)的几何因数。接触区域的尺寸可以表示为d+h，其中d表示通路(124)的直径，并且h表示通路(124)埋入在第一互连(112)之中的埋入深度。 | ||
| 搜索关键词： | 用于 设计 半导体器件 方法 评估 可靠性 | ||
【主权项】：
1.一种用于设计半导体器件的方法，该半导体器件包括具有形成在铜互连上的通路的结构，该方法包括：假设空洞从所述铜互连中的源头开始成长，计算在预定温度下、在确保应力引发空洞(SIV)的时间topen内扩展的空洞的成长区域的尺寸的预期值xopen；以及通过比较所述铜互连和所述通路之间的接触区域的尺寸与所述预期值xopen，来确定所述通路的几何因数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610003660.0/，转载请声明来源钻瓜专利网。
- 上一篇：普洱速溶茶及其制备方法和用途
- 下一篇：CMOS图像传感器及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
