[发明专利]具有读出放大器的估计特性的匹配的集成半导体存储器

摘要

一种集成半导体存储器包含存储单元(SZ1，SZ2)，该存储单元(SZ1，SZ2)在所有情况下经由一个位线对(BLP1，BLP2)被连接到第一读出放大器(SA1)或第二读出放大器(SA2)。在读访问存储单元之一期间，被连接到要读出的存储单元的读出放大器估计要读出的存储单元的单元电压(Vwrite)，并且根据数据端(DQ)处的单元电压的电平产生具有逻辑低或高电平的数据项(D)。然而，如果读出放大器不是相同的构造或结构，那么相同的单元电压电平由第一读出放大器(SA1)估计不同于由读出放大器(SA2)估计。为了匹配第一和第二读出放大器(SA1，SA2)的估计性能，所连接的位线对在读访问之前被预先充电到不同的预先充电电压(VEQ1，VEQ2)。

主权项

1.种具有读出放大器的估计性能的匹配的集成半导体存储器，-具有输出端(DQ)，用于输出数据项(D)，-具有存储单元(SZ1，SZ2)，其在所有情况下根据存储状态显示出单元电压(Vwrite)，-具有位线对(BLP1，BLP2)，其在所有情况下包含第一和第二位线(BLT，BLC，BLT，BLC′)，-具有读出放大器(SA1，SA2)，其在所有情况下估计存储单元之一的单元电压，-其中，所述存储单元的第一存储单元(SZ1)经由所述位线对的第一位线对(BLP1)的位线之一(BLT)被连接到所述读出放大器的第一读出放大器(SA1)，-其中，所述存储单元的第二存储单元(SZ2)经由所述位线对的第二位线对(BLP2)的位线之一(BLT)被连接到所述读出放大器的第二读出放大器(SA2)，-其中，所述读出放大器的第一读出放大器(SA1)以这样的方式来构造，以致该第一读出放大器(SA1)在读访问所述存储单元的第一存储单元(SZ1)之一期间估计所述存储单元的第一存储单元之一的单元电压(Vwrite)，当所述存储单元的第一存储单元(SZ1)之一的单元电压超出第一阈电压时，根据该单元电压的估计，以第一电平(VBH)产生输出端(DQ)处的数据项(D)，并且如果所述存储单元的第一存储单元(SZ1)之一的单元电压低于第一阈电压，那么根据该单元电压的估计在输出端(DQ)处以第二电平(VBL)产生数据项(D)，-其中，所述读出放大器的第二读出放大器(SA2)以这样的方式来构造，以致该第二读出放大器(SA2)在读访问所述存储单元的第二存储单元(SZ2)之一期间估计所述存储单元的第二存储单元之一的单元电压(Vwrite)，如果所述存储单元的第二存储单元(SZ2)之一的单元电压超出第二阈电压，那么根据该单元电压的估计在输出端(DQ)处以第一电平(VBH)产生数据项(D)，并且如果第二存储单元之一的单元电压的电平低于第二阈电压，那么根据该单元电压的估计在输出端(DQ)处以第二电平(VBL)产生数据项(D)，第二阈电压的电平不同于第一阈电压的电平，-具有第一可控电压发生器(50a)，用于产生第一预先充电电压(VEQ1)，-具有第二可控电压发生器(50b)，用于产生第二预先充电电压(VEQ2)，第一预先充电电压(VEQ1)的电平不同于第二预先充电电压(VEQ2)的电平，-其中，第一预先充电电压(VEQ1)可以被提供给所述位线对的第一位线对(BLP1)的位线(BLT，BLC)，-其中，第二预先充电电压(VEQ2)可以被提供给所述位线对的第二位线对(BLP2)的位线(BLT，BLC′)。