[发明专利]半导体装置及其制造方法以及半导体集成电路无效

专利信息
申请号: 200610004329.0 申请日: 2006-01-24
公开(公告)号: CN1819216A 公开(公告)日: 2006-08-16
发明(设计)人: 金本俊几;吉田真澄;渡边哲也;一法师隆志 申请(专利权)人: 株式会社瑞萨科技
主分类号: H01L27/12 分类号: H01L27/12;H01L21/84;H01L21/76
代理公司: 中国专利代理(香港)有限公司 代理人: 杨凯;王忠忠
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明中在与作为所述PMOS晶体管(QP1)的漏极区域起作用的P型杂质层(P13)在Y方向上相接的分离区域,采用FTI结构。在作为主体区域起作用的N型杂质层(N14、N15、N16)分别经由N型杂质层(N17、N18、N19)且都经过N型杂质层(NL)连接到高电位线(VDL)。N型杂质层(N17、N18、N19)在PTI区域设于SOI衬底的绝缘层和元件分离绝缘膜之间。从而降低寄生于源极区域、漏极区域的结电容,并降低寄生于布线的电容。
搜索关键词: 半导体 装置 及其 制造 方法 以及 集成电路
【主权项】:
1.一种半导体装置,其中设有:多个MIS晶体管,在设于绝缘层上的半导体层上形成,各自至少包括一个栅电极、均到达所述绝缘层的源极区域、漏极区域及主体区域;以及元件分离绝缘膜,将所述MIS晶体管互相分离,所述主体区域夹于所述源极区域和所述漏极区域之间,在所述绝缘层的相反侧与所述栅电极相对,在与所述半导体层的厚度方向和所述MIS晶体管中所述栅电极延伸的第一方向均垂直的第二方向,不同晶体管间的所述源极区域与所述漏极区域之间的所述元件分离绝缘膜达到所述绝缘层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社瑞萨科技,未经株式会社瑞萨科技许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610004329.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top