[发明专利]预防非易失性存储装置检查板程序程序失效的呼叫缓冲器无效
申请号: | 200610004420.2 | 申请日: | 2006-02-10 |
公开(公告)号: | CN1835122A | 公开(公告)日: | 2006-09-20 |
发明(设计)人: | 金义锡 | 申请(专利权)人: | 海力士半导体有限公司 |
主分类号: | G11C16/06 | 分类号: | G11C16/06 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 蒲迈文;黄小临 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种呼叫缓冲器,其中已锁存入一呼叫缓冲器的一寄存器中的数据值并非藉由在一NAND闪存装置的一检查板程序操作中将数据缓慢传输至寄存器来改变。该呼叫缓冲器包括:一第一寄存器,其具有一用于交替接收程序数据及擦除数据的第一输入单元;及一第二寄存器,其具有一用于交替接收程序数据及擦除数据的第二输入单元。充电装置分别耦接至第一输入单元及第二输入单元以便将程序数据或擦除数据缓慢输入至第一输入单元或第二输入单元。 | ||
搜索关键词: | 预防 非易失性 存储 装置 检查 程序 失效 呼叫 缓冲器 | ||
【主权项】:
1.一种非易失性存储器装置,其包含:一存储器单元阵列;和一呼叫缓冲器,其耦接至该存储器单元阵列且包括一第一寄存器,该第一寄存器具有一第一输入单元以接收第一程序数据、一第二输入单元以接收第一擦除数据、一耦接至该第一输入单元的第一延迟组件及一耦接至该第二输入单元的第二延迟组件,其中该第一输入单元被构成为以根据一第一数据输入信号将该第一程序数据转移至该第一寄存器的一第一节点,且该第二输入单元被构成为以根据一第二数据输入信号将该第一擦除程序转移至该第一寄存器的一第二节点,其中该第一延迟组件及该第二延迟组件用于分别将该第一数据输入信号及该第二数据输入信号的一输入延迟至该第一输入单元及该第二输入单元,且提供一额外时间以在一检查板程序操作期间分别将该第一程序数据及该第一擦除数据输入至该第一输入单元及该第二输入单元中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司,未经海力士半导体有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610004420.2/,转载请声明来源钻瓜专利网。
- 上一篇:裤架
- 下一篇:一种强制冷的隧道式网带单冻机