[发明专利]闪存装置的页面缓冲器电路无效
| 申请号： | 200610006389.6 | 申请日： | 2006-01-20 |
| 公开（公告）号： | CN1841563A | 公开（公告）日： | 2006-10-04 |
| 发明（设计）人： | 金德柱 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | G11C16/10 | 分类号： | G11C16/10;G11C7/10 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 黄小临;王志森 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种闪存装置的页面缓冲器电路，其包括分别连接至预定数目的位线并且也连接至一Y门电路的多个页面缓冲器，所述多个页面缓冲器响应于位线控制信号、位线选择信号和控制信号而同时执行读取操作或编程操作。页面缓冲器电路中所包括的页面缓冲器中的每一个分别选择性地获得对连接至预定数目的位线的存储单元之一的存取。因此，可减少感测节点之间的耦合电容成分，且可缩小总芯片尺寸。 | ||
| 搜索关键词： | 闪存 装置 页面 缓冲器 电路 | ||
【主权项】：
1、一种闪存装置，包括：多个页面缓冲器，其耦接至预定数目的位线，所述预定数目的位线耦接至一感测节点以减少耦合电容，每一页面缓冲器耦接至一Y门电路，且所述多个页面缓冲器被配置成响应于位线控制信号、位线选择信号和控制信号而基本上同时执行读取操作或编程操作，其中所述多个页面缓冲器的每一个被配置成：存储对应于从所述预定数目的位线之一接收的读取数据的感测数据，在所述读取操作期间将所存储的感测数据输出至所述Y门电路，存储从所述Y门电路接收的编程数据，并且在所述编程操作期间将所存储的编程数据输出至所述预定数目的位线之
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610006389.6/，转载请声明来源钻瓜专利网。
