[发明专利]用于执行十进制除法的系统和方法无效
申请号: | 200610006694.5 | 申请日: | 2006-02-08 |
公开(公告)号: | CN1818852A | 公开(公告)日: | 2006-08-16 |
发明(设计)人: | 斯蒂文·R.·卡卢格;鲍罗米·米达吉亚;李何雯;埃里克·M.·施瓦茨 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G06F7/535 | 分类号: | G06F7/535 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 李颖 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 执行十进制除法的方法,包括接收缩放的除数和被除数,存储缩放的除数的倍数子集。累积商被初始化成0,第一个当前余数被初始化成等于缩放的被除数,第二个当前余数被初始化成等于缩放的被除数减缩放的除数。执行下述循环,直到产生选定数目的商位。计算估计的下一商位。根据估计的下一商位,把临时余数选择成第一或第二个当前余数。通过从临时余数中减去存储的倍数之一,计算第一个下一余数。通过从临时余数中减去存储的倍数中的另一个,计算第二个下一余数。根据估计的下一商位、第一个当前余数和第一个下一余数,计算实际的商位。用实际的下一商位更新累积商。分别把第一、第二个当前余数设置成等于第一个、第二个下一余数。 | ||
搜索关键词: | 用于 执行 十进制 除法 系统 方法 | ||
【主权项】:
1、一种执行十进制除法的系统,所述系统包括:存储缩放的除数和缩放的被除数的输入寄存器;两周期加法器;多个倍数寄存器,用于存储缩放的除数的倍数子集;和用于执行下述操作的机构:把缩放的除数和被除数接收到输入寄存器中;把缩放的除数的倍数子集存储到倍数寄存器中;把累积商初始化成等于0;把第一个当前余数初始化成等于缩放的被除数;把第二个当前余数初始化成等于缩放的被除数减去缩放的除数;和执行下述操作,直到产生选定数目的商位为止:根据第一个当前余数的第一位计算估计的下一商位;根据估计的下一商位,把临时余数选择成第一个当前余数或第二个当前余数;利用两周期加法器,通过从临时余数中减去存储的倍数之一,计算第一个下一余数,其中根据第一个当前余数的第一位选择存储的倍数;利用两周期加法器,通过从临时余数中减去存储的倍数中的另一个,计算第二个下一余数,其中根据第一个当前余数选择所述另一个存储的倍数;根据估计的下一商位、第一个当前余数和第一个下一余数,计算实际的下一商位;用实际的下一商位更新累积商;和把第一个当前余数设置成等于第一个下一余数,把第二个当前余数设置成等于第二个下一余数。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200610006694.5/,转载请声明来源钻瓜专利网。