[发明专利]半导体存储装置和利用其的存储系统无效
| 申请号： | 200610007026.4 | 申请日： | 2006-02-14 |
| 公开（公告）号： | CN1822216A | 公开（公告）日： | 2006-08-23 |
| 发明（设计）人： | 李政埈 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 史新宏;邵亚丽 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体存储装置和利用该装置的存储系统。半导体存储装置包括：输入数据延迟时间调节器，用于在输入数据延迟测试操作期间，响应于控制信号，改变输入延迟时间，选择n比特输入数据的一个比特，将所选的一个比特延迟输入延迟时间并输出延迟的比特；和输出数据延迟时间调节器，在输出数据延迟测试操作期间，响应于控制信号，改变输出延迟时间，选择m比特输出数据的一个比特，将所选的一个比特延迟输出延迟时间并输出延迟的比特，其中输入数据延迟时间调节器被配置用于n比特输入数据，并且其中输出数据延迟时间调节器被配置用于m比特输出数据。 | ||
| 搜索关键词： | 半导体 存储 装置 利用 存储系统 | ||
【主权项】：
1.一种半导体存储装置，包括：输入数据延迟时间调节器，用于在输入数据延迟测试操作期间，响应于控制信号，改变输入延迟时间，选择n比特输入数据的一个比特，将选择的一个比特延迟输入延迟时间，并输出延迟的比特，其中n是预定整数；和输出数据延迟时间调节器，用于在输出数据延迟测试操作期间，响应于控制信号，改变输出延迟时间，选择m比特输出数据的一个比特，将选择的一个比特延迟输出延迟时间，并输出延迟的比特，其中m是预定整数，其中输入数据延迟时间调节器被配置用于n比特输入数据，并且其中输出数据延迟时间调节器被配置用于m比特输出数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610007026.4/，转载请声明来源钻瓜专利网。
