[发明专利]一种数字时分交换系统无效
| 申请号： | 200610007971.4 | 申请日： | 2006-02-24 |
| 公开（公告）号： | CN1859079A | 公开（公告）日： | 2006-11-08 |
| 发明（设计）人： | 周志坚 | 申请（专利权）人： | 华为技术有限公司 |
| 主分类号： | H04L5/22 | 分类号： | H04L5/22;H03M9/00 |
| 代理公司： | 北京挺立专利事务所 | 代理人： | 皋吉甫 |
| 地址： | 518129广东省*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种数字时分交换系统，涉及程控数字交换技术领域，在不增加交换延时的情况下，增加交换容量，解决现有技术中不能够对多种速率的串行码流进行处理的缺陷，并且保证交换数据输出的帧一致性。本发明包括串并转换单元、数据存储单元、接续存储单元和并串转换单元四个主要单元。本发明将串并转换单元分成n个，每个串并转换单元将一组输入串行数据码流转换为一路并行数据；将数据存储单元分成n个，每个数据存储单元包括n个数据存储子单元；将接续存储单元分成n个，每个接续存储单元控制读出一个数据存储单元的并行数据；将并串转换单元分成n个，每个并串转换单元将读出的一组并行数据转换为一组串行码流。 | ||
| 搜索关键词： | 一种 数字 时分 交换 系统 | ||
【主权项】：
1、一种数字时分交换系统，包括串并转换单元、数据存储单元、接续存储单元和并串转换单元，其特征在于，所述串并转换单元共有n个，n为自然数，每个串并转换单元将一组输入串行数据码流转换为一路并行数据，发送给数据存储单元；所述数据存储单元共有n个，存储所述并行数据，其中每个数据存储单元包括n个数据存储子单元；所述接续存储单元共有n个，每个接续存储单元控制读出一个数据存储单元的并行数据；所述并串转换单元共有n个，每个并串转换单元将从数据存储单元读出的一组并行数据转换为一组串行码流。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于华为技术有限公司，未经华为技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610007971.4/，转载请声明来源钻瓜专利网。
