[发明专利]布局最佳化方法和光掩模、半导体器件的制造方法无效
| 申请号： | 200610008396.X | 申请日： | 2006-02-21 |
| 公开（公告）号： | CN1825324A | 公开（公告）日： | 2006-08-30 |
| 发明（设计）人： | 小川龙二 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50;G03F7/20;H01L21/027 |
| 代理公司： | 北京市中咨律师事务所 | 代理人： | 李峥;杨晓光 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种布局最佳化方法，包括：准备半导体器件的设计规则、上述半导体器件的电路连接信息或布局数据以及上述半导体器件的电路特性信息的步骤；和用上述设计规则、上述电路连接信息或上述布局数据以及上述电路特性信息，使上述半导体器件的布局最佳化的步骤。 | ||
| 搜索关键词： | 布局 最佳 方法 光掩模 半导体器件 制造 | ||
【主权项】：
1.一种布局最佳化方法，包括：准备半导体器件的设计规则、上述半导体器件的电路连接信息或布局数据以及上述半导体器件的电路特性信息的步骤；和用上述设计规则、上述电路连接信息或上述布局数据以及上述电路特性信息，使上述半导体器件的布局最佳化的步骤。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610008396.X/，转载请声明来源钻瓜专利网。
