[发明专利]增加沟槽表面区域的选择性蚀刻无效
| 申请号： | 200610008990.9 | 申请日： | 2006-01-28 |
| 公开（公告）号： | CN1841672A | 公开（公告）日： | 2006-10-04 |
| 发明（设计）人： | S·库德尔卡;H·图斯;K·塞特尔迈尔 | 申请（专利权）人： | 因芬尼昂技术股份公司;国际商业机器公司 |
| 主分类号： | H01L21/306 | 分类号： | H01L21/306;H01L21/8242;H01L27/108 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 王岳;梁永 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 衬底中形成的沟槽壁的表面区域增加了。阻挡层形成于沟槽壁上，以使阻挡层在靠近沟槽的角处更薄，并在沟槽的角之间更厚。通过阻挡层将掺杂剂引入衬底以形成靠近沟槽的角处的衬底中更高掺杂区域和在沟槽的角之间的更低掺杂区域。除去阻挡层，并以比衬底的更高掺杂区域更高的速率蚀刻衬底的更低掺杂区域的方式蚀刻沟槽壁，将沟槽加宽和加长并在沟槽壁的相交处形成圆角。 | ||
| 搜索关键词： | 增加 沟槽 表面 区域 选择性 蚀刻 | ||
【主权项】：
1、一种增加在衬底中形成的沟槽的壁的表面区域的方法，该沟槽具有多个角，每个角形成在沟槽的两个给定壁的相交处，所述方法包括：在沟槽壁上形成阻挡层，以使阻挡层在靠近沟槽的角处更薄，并在沟槽的角之间更厚；通过阻挡层将掺杂剂引入衬底以形成靠近沟槽的角的更高掺杂区域和在沟槽的角之间的更低掺杂区域；除去阻挡层；和以比衬底的更高掺杂区域更高的速率蚀刻衬底的更低掺杂区域的方式蚀刻沟槽壁，以将该沟槽加宽和加长。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司;国际商业机器公司，未经因芬尼昂技术股份公司;国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200610008990.9/，转载请声明来源钻瓜专利网。
- 上一篇：光盘装置及其调整方法
- 下一篇：通信处理装置、数据通信系统以及通信处理方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
