[发明专利]与半导体封装结合使用的触头组件和插座无效

专利信息
申请号: 200610009367.5 申请日: 2006-02-28
公开(公告)号: CN1841859A 公开(公告)日: 2006-10-04
发明(设计)人: 高桥秀幸;池谷清和 申请(专利权)人: 得州仪器公司
主分类号: H01R33/74 分类号: H01R33/74;H01R33/76;H01R13/02;H01R13/22;H01R13/24;H01R13/62;H01R12/16;H01R12/32;H01L23/48;H01L23/488;G01R1/073;G01R31/26
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 蒋旭荣
地址: 美国得*** 国省代码: 美国;US
权利要求书: 查看更多 说明书: 查看更多
摘要: 在一种触头组件中,第一触头组(30-1至30-5)布置在第一表面上第二触头组(40-5至4-1)布置在第二表面上,并且每一组的相应的触头成对使用。多个第一和第二组堆叠在被绝缘体隔离的另一个的顶部上,相应的第一和第二触头组的第一端子部分(12)在堆叠方向上排列,第一和第二触头组的第二端子部分(20)以相对于中线对称的方式布置。在两个优选实施例中,第一和第二触头组的第二端子部分(20)的节距(P2)以大于第一端子部分(12)的节距(P1)的程度扩展。在形成第二端子部分的Z字形图案的一个实施例中,还示出了也在堆叠方向上扩展的具有两个第一和第二触头组的触头组件(200)的第二端子部分的节距。
搜索关键词: 半导体 封装 结合 使用 组件 插座
【主权项】:
1.一种触头组件包括多个堆叠的第一组触头和第二组触头,根据第一表面上的第一图案布置第一组触头,根据第二表面上的第二图案布置第二组触头,第一组触头和第二组触头中各自相对应的每一个的第一端形成一对并且沿着堆叠方向排列,第一组触头的第二端布置在中线一侧,而第二组触头的第二端布置在中线的另一侧。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于得州仪器公司,未经得州仪器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200610009367.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top